除復位 (RESET) 和控制 (Cn) 輸入 (LVCMOS) 外,所有輸入均為SSTL_18。所有輸出均為邊緣控制電路,優化用于未端接DIMM負載,符合SSTL_18規范,開漏誤差 (QERR) 輸出除外。TI SN74SSTUB32866可配置寄存緩沖器采用差分時鐘(CLK和CLK)工作。數據在CLK高電平和CLK低電平交叉點寄存。
LM3405XMKX/NOPB |
LP5009RUKR |
LM3407MYX/NOPB |
LM3405AXMKE/NOPB |
TLC6C598QPWRQ1 |
SN74SSTUB32866NMJR |
LP5562TMX/NOPB |
LP5521TMX/NOPB |
LP5012RUKR |
LM3401MMX/NOPB |
LM3409MYX/NOPB |
SN74SSTUB32866NMJR |
TPS61042DRBR |
TPS61043DRBR |
TLC59281RGER |
LM3409HVMYX/NOPB |
SN74SSTUB32866NMJR |
TPS92691PWPR |
TLC5928PWR |
TPS61040DRVR |
TPS75100DSKR |
TPS61040DDCR |
LM3409QMYX/NOPB |
LP5018RSMR |
TLC6C5912QPWRQ1 |
TPS92691QPWPRQ1 |
TLC5917IDR |
SN74SSTUB32866NMJR |
TPS61181RTER |
TLC5928RGER |
TLC5929PWPR |
LP5569ARTWR |
TCA6507RUER |
TLC6C5912QDWRQ1 |
TLC59283RGET |